SiC作為第三代半導(dǎo)體材料，性能各方面都要優(yōu)于Si基材料，與傳統(tǒng)基于Si半導(dǎo)體材料的功率器件相比，新興SiC功率器件 具有開關(guān)速度快、阻斷電壓高和耐高溫工作能力強(qiáng)等優(yōu)點(diǎn)，更能滿足未來電力電子技術(shù)的發(fā)展要求。
               上海 瞻芯電子 經(jīng)過三年的深度研發(fā)和極力攻關(guān)，成為中國[敏感詞]家掌握6英寸SiC MOSFET和SBD工藝，以及 SiC MOSFET驅(qū)動(dòng)芯片 的公司。本文就瞻芯電子SiC功率器件的可靠性及應(yīng)用進(jìn)行說明，讓用戶在使用前放心、使用中省心，從而做出更好的產(chǎn)品。  
  1. 上海瞻芯電子的SiC MOSFET是否有正負(fù)壓應(yīng)力極限的數(shù)據(jù)？  
  瞻芯電子的SiC MOSFET柵極電壓規(guī)范（+20V/-5V）是嚴(yán)格根據(jù)JEDEC來做的認(rèn)證，保證產(chǎn)品在室溫下工作壽命不小于10年。對(duì)于超出柵極電壓規(guī)范的應(yīng)用情況，主要有以下兩個(gè)方面的考量。  
  [敏感詞]，柵極本身的壽命模型主要由SiO2的TDDB（Time Dependent Dielectric Breakdown 時(shí)間依賴的介質(zhì)擊穿）模型來確定，已經(jīng)有大量的數(shù)據(jù)表明SiC上生長的SiO2介質(zhì)層的質(zhì)量跟Si上生長的SiO2是一樣優(yōu)良的，所以從TDDB的角度來看，20V的柵介質(zhì)所能承受的更高電壓以及在該電壓下的壽命模型跟Si MOSFET和IGBT是一致的；瞻芯電子正在用瞻芯自己的SiC MOSFET建立SiO2柵介質(zhì)工藝和器件的壽命模型。  
  第二，SiC MOSFET跟Si MOS產(chǎn)品（MOSFET和IGBT）[敏感詞]的差別和挑戰(zhàn)就在于PBTI（Positive Bias Temperature Instability正偏壓溫度不穩(wěn)定性）和NBTI（Negative Bias Temperature Instability負(fù)偏壓溫度不穩(wěn)定性），加正偏壓后器件Vth會(huì)增加，加負(fù)偏壓后器件Vth會(huì)減小；在JEDEC認(rèn)證條件下，在柵極電壓規(guī)范內(nèi)工作，器件的壽命是可以得到保證的；對(duì)于超出柵壓規(guī)范的應(yīng)用壽命模型，瞻芯電子正在搭建設(shè)備并且做詳細(xì)規(guī)劃和研究；總體說來，只要正柵壓不超過25V，負(fù)柵壓不低于-10V，DutyCycle比較小的脈沖不會(huì)對(duì)器件造成性能的不可恢復(fù)性損傷，具體的定量關(guān)系和壽命模型會(huì)在[敏感詞]輪研究結(jié)束時(shí)給出。  
  2. 上海瞻芯電子如何解決SiC MOSFET應(yīng)用中驅(qū)動(dòng)負(fù)壓的建立？這種方式是否可靠？  
瞻芯電子開發(fā)了工業(yè)界[敏感詞]采用8引腳封裝，集成負(fù)壓驅(qū)動(dòng)的35V/4A驅(qū)動(dòng)器IVCR1401D/IVCR1401DP. 在驅(qū)動(dòng)器啟動(dòng)后，NEG輸出被拉至GND，內(nèi)部的電流源快速為負(fù)壓電容充電，負(fù)壓建立后，NEG引腳被釋放，內(nèi)部的負(fù)壓調(diào)節(jié)器可將負(fù)壓調(diào)節(jié)至-3.5V以正常運(yùn)行，之后，柵極驅(qū)動(dòng)信號(hào)NEG在（VCC-3.5V）和-3.5之間進(jìn)行切換，如下圖所示為負(fù)壓電容的負(fù)壓建立過程，1uF電容充電大約需要28us。應(yīng)使用超過100倍Cg電容的X7R電容，來減小負(fù)壓電容上的紋波，使負(fù)壓可靠穩(wěn)定的建立運(yùn)行并進(jìn)行驅(qū)動(dòng)。在我司的老化測試系統(tǒng)電路已經(jīng)使用該芯片進(jìn)行過驗(yàn)證，在1000V/20A/125℃的運(yùn)行條件下驅(qū)動(dòng)SiC MOSFET，連續(xù)運(yùn)行1000h后，仍然能夠穩(wěn)定可靠的進(jìn)行驅(qū)動(dòng)。  
    圖 1      3.  上海瞻芯電子如何解決SiC MOSFET 應(yīng)用中驅(qū)動(dòng)的負(fù)壓尖峰問題？負(fù)壓尖峰產(chǎn)生機(jī)制是怎樣的？有什么應(yīng)對(duì)方法？  
  SiC MOSFET相比于傳統(tǒng)的Si功率器件具有更快的開關(guān)速度，然而這種快速的暫態(tài)過程會(huì)使SiC MOSFET的開關(guān)性能對(duì)回路的寄生參數(shù)更加敏感，尤其體現(xiàn)在驅(qū)動(dòng)波形上。如下圖所示為米勒效應(yīng)產(chǎn)生的電壓尖峰。在SiC MOSFET的半橋應(yīng)用中，下管保持關(guān)斷狀態(tài)，上管關(guān)斷時(shí)，會(huì)產(chǎn)生較大的dv/dt，由于功率回路和驅(qū)動(dòng)回路中的寄生電感，會(huì)產(chǎn)生一個(gè)較大的米勒電流，該電流會(huì)在驅(qū)動(dòng)電阻RG上產(chǎn)生一個(gè)壓降，從而導(dǎo)致在VGS波形上出現(xiàn)一個(gè)負(fù)尖峰；同理，當(dāng)上管導(dǎo)通時(shí)，也會(huì)產(chǎn)生較大的dv/dt，由于回路中存在的寄生電感，也會(huì)產(chǎn)生一個(gè)較大的米勒電流，該電流會(huì)在驅(qū)動(dòng)電阻RG上產(chǎn)生一個(gè)壓降，從而導(dǎo)致在VGS波形上出現(xiàn)一個(gè)正尖峰。     圖 2  
  為了減少驅(qū)動(dòng)的負(fù)壓尖峰，有以下幾個(gè)方面的建議：  
  1）在驅(qū)動(dòng)電阻RG上并聯(lián)一個(gè)back-to-back MOS（推薦型號(hào)：QS5K2TR），來降低米勒效應(yīng)在RG上產(chǎn)生的壓降，從而減小米勒尖峰電壓，如下圖中的Q1、Q2；  
    圖 3   2）將驅(qū)動(dòng)芯片盡可能靠近SiC MOSFET的柵極，盡可能減小驅(qū)動(dòng)回路中的寄生電感；   3）在Layout上盡量減小功率回路的面積，盡可能減小功率回路和驅(qū)動(dòng)回路中的共源極電感；   4）在條件允許的情況下，使用TO247-4封裝的SiC MOSFET，盡可能采用Kelvin驅(qū)動(dòng)以減少器件引腳所帶來的寄生電感。  
  4.  上海瞻芯電子如何解決SiC MOSFET應(yīng)用中的開關(guān)震蕩問題？  
  SiC MOSFET振蕩問題最關(guān)鍵的是首先要解決驅(qū)動(dòng)回路振蕩問題，防止因?yàn)轵?qū)動(dòng)信號(hào)振蕩而導(dǎo)致的振蕩。為了解決驅(qū)動(dòng)回路振蕩，需要將驅(qū)動(dòng)芯片盡可能靠近SiC MOSFET的柵極，盡可能減小寄生電感，減少振蕩。下面兩張圖，上圖為驅(qū)動(dòng)芯片離SiCMOSFET比較遠(yuǎn)的測試波形，下圖為離的比較近的測試波形。兩圖中天藍(lán)色波形為Vgs波形，[敏感詞]為Vds波形。左圖中米勒尖峰高達(dá)19.2V，右圖的米勒尖峰只有4.6V，改善這么大的主要原因就是驅(qū)動(dòng)IC離SiC MOSFET比較近。  
    圖 4  
  下面再說明一下SiC MOSFET的Layout的一些注意點(diǎn)，良好的Layout有助于減小振蕩。首先驅(qū)動(dòng)IC盡量離SiC MOSFET越近越好，以保證驅(qū)動(dòng)回路面積越小越好。其次，高頻振蕩是由PCB 和MOSFET的雜散電感雜散電容（主要是Coss）之間的振蕩引起。如下圖中，紅色的虛線是功率回路的面積，綠色的虛線是驅(qū)動(dòng)回路面積。這些面積越小則SiC MOSFET開關(guān)時(shí)的振蕩越小。  
    圖 5   5. SiC MOSFET驅(qū)動(dòng)與Si IGBT驅(qū)動(dòng)異同？SiC MOSFET能否沿用IGBT插件驅(qū)動(dòng)板方式驅(qū)動(dòng)？  
  不能沿用。因?yàn)椴捎抿?qū)動(dòng)板的方式，驅(qū)動(dòng)回路寄生電感比較大，從而需要更大的驅(qū)動(dòng)電阻來阻尼，進(jìn)而導(dǎo)致開關(guān)速度變慢，損耗增大。如果不用更大的驅(qū)動(dòng)電阻來阻尼，那么Vgs波形會(huì)導(dǎo)致比較大的振蕩，進(jìn)而導(dǎo)致Vds振蕩，從而增加開關(guān)損耗。另，寄生電感比較大本身就增加了驅(qū)動(dòng)回路阻抗，驅(qū)動(dòng)電路的抗米勒能力減弱，導(dǎo)致開關(guān)速度變慢，損耗也增大。  
  6. SiC MOSFET并聯(lián)中需要注意哪些事項(xiàng)？  
  要保證每個(gè)SiC MOSFET的驅(qū)動(dòng)回路和主功率回路盡量對(duì)稱，要求驅(qū)動(dòng)芯片輸出到每個(gè)SiC MOSFET的柵極距離全部一樣，每個(gè)SiC MOSFET需要單獨(dú)的Rg來增加一致性，如果并聯(lián)的MOSFET共用一個(gè)驅(qū)動(dòng)電阻將會(huì)導(dǎo)致閾值電壓最小的那個(gè)MOSFET最先開通，同時(shí)會(huì)將其他的MOSFET的Vgs鉗位在該閾值電壓下，從而導(dǎo)致只是閾值電壓最小的MOSFET開通，其余所有的管子全部未開通。關(guān)斷過程也是如此，閾值電壓[敏感詞]的那個(gè)MOSFET先關(guān)閉，同時(shí)將電壓鉗位在該閾值電壓下，直到該管完成關(guān)斷過程。由此可見，使用一個(gè)驅(qū)動(dòng)電阻來驅(qū)動(dòng)所有的MOSFET會(huì)造成比較大的開關(guān)瞬間的動(dòng)態(tài)不均流。為此需要為每個(gè)MOSFET配置單獨(dú)的Rg，從而使得每個(gè)MOSFET的Vgs解耦，增強(qiáng)動(dòng)態(tài)均流。靜態(tài)的均流特性主要靠MOSFET本身的參數(shù)一致性來實(shí)現(xiàn)，需要仔細(xì)挑選參數(shù)一致的MOSFET來做直接并聯(lián)。
 
    圖 6  
  8.  SiC MOSFET TO247-4比TO247-3的寄生電感改善多少？有沒有具體參數(shù)？  
  根據(jù)CREE公開的數(shù)據(jù)，TO247-4封裝的開關(guān)損耗只有TO247-3封裝的開關(guān)損耗的30%(600V/40A)。由此可見TO247-4封裝優(yōu)勢(shì)非常明顯。  
    圖 7  
  TO247-3封裝內(nèi)部的內(nèi)部公共Source電感會(huì)減緩MOSFET開通和關(guān)斷的速度，從而增加了開關(guān)損耗，而TO247-4因?yàn)橛袉为?dú)的一根Source引線用于驅(qū)動(dòng)，從而旁路了內(nèi)部公共Source電感，避免了內(nèi)部公共Source電感對(duì)開關(guān)過程的影響，從而達(dá)到減小開關(guān)損耗的目的。首先看下開通過程，典型的雙脈沖實(shí)驗(yàn)中通過開關(guān)上管來實(shí)現(xiàn)，我們主要聚焦上管Vgs回路。當(dāng)上管開通時(shí)，Q1的Id是增加的，那么L_SL感應(yīng)出來的電壓是上正下負(fù)，其電壓和外部所加的驅(qū)動(dòng)電壓(正電壓)極性相同，導(dǎo)致內(nèi)部MOSFET-Die上的Vgs電壓減小，從而減緩了MOSFET開通過程。  
    圖 8  
  下面再看上管關(guān)斷過程，Q1關(guān)斷，導(dǎo)致Id減小，L_SL感應(yīng)出來的電壓是上負(fù)下正，該電壓和外部驅(qū)動(dòng)電壓(負(fù)電壓或零電壓)極性相反，會(huì)減小實(shí)際內(nèi)部MOSFET-Die上的Vgs在關(guān)斷過程的電壓，如果L_SL上的電壓足夠大，甚至能造成內(nèi)部MOSFET-Die上的電壓從負(fù)壓變?yōu)檎龎海瑢?dǎo)致誤開通！所以L_SL會(huì)導(dǎo)致關(guān)斷過程減慢，從而增加關(guān)斷損耗。  
    圖 9  
  下圖使用的是TO247-4封裝，因?yàn)橛袉为?dú)的一根Kelvin-Source引線，從而使得L_SL上的感應(yīng)電壓無法影響驅(qū)動(dòng)回路，從而增加了開關(guān)速度，減小開關(guān)損耗。  
   

圖 10

免責(zé)聲明：本文轉(zhuǎn)載自“INSEMI”，本文僅代表作者個(gè)人觀點(diǎn)，不代表薩科微及行業(yè)觀點(diǎn)，只為轉(zhuǎn)載與分享，支持保護(hù)知識(shí)產(chǎn)權(quán)，轉(zhuǎn)載請(qǐng)注明原出處及作者，如有侵權(quán)請(qǐng)聯(lián)系我們刪除。

公司電話：+86-0755-83044319
傳真/FAX：+86-0755-83975897
郵箱：1615456225@qq.com
QQ：3518641314 李經(jīng)理  

QQ：332496225   丘經(jīng)理

地址：深圳市龍華新區(qū)民治大道1079號(hào)展滔科技大廈C座809室