靜電放電(Electro-Static Discharge)現象經常發生在我們周圍，例如冬天脫羊毛衫出現的劈啪聲、有時手觸碰到金屬把手會有觸電的感覺，這些都是靜電放電現象。通常這種放電現象對人體不會有什么影響，甚至絕大多數情況下我們都毫無感覺，但是對于集成電路芯片領域，靜電放電就是一個不可忽視的重大問題，因為靜電放電可以在短時間內產生幾百甚至幾千伏高壓，雖然持續時間很短，但是足以給芯片的某個部位造成不可逆的熱損傷。

芯片ESD失效主要分成兩    種情況。[敏感詞]種情況是不可逆熱損壞，這種損壞會導致芯片功能失效，不能繼續使用，最典型熱擊穿包括:金屬熔斷、介質擊穿、PN結擊穿。第二種情況是功能退化，功能退化會導致芯片性能下降，如芯片壽命降低、魯棒性降低、性能參數退化等，但是功能退化不會使芯片直接失效，芯片仍然可以繼續使用。美國國家半導體公司對IC產品的失效原因的調查數據如下圖所示，結果表明：因靜電放電(ESD)或電氣過應力(Electricl Over Stress，EOS）產生的失效，約占失效IC產品失效總數的37%。

                                                                  常見ESD模型

常見的ESD模型有：人體模型(HBM)、機器模型(MM)、充電組件模型(CDM)、國際電子工業委員會標準(IEC)、傳輸線脈沖模型(TLP)、快速傳輸線脈沖模型(VF-TLP)、人體金屬放電模型(HMM)。

其中人體模型(HBM)、機器模型(MM)、組件充電模型(CDM)為芯片級測試模型，主要是模擬芯片本身的ESD防護能力。一個質量好的芯片，都需要有相應的ESD防護設計，芯片級ESD模型主要研究ESD防護設計與芯片核心電路的協同工作能力。

國際電子工業委員會標準(IEC)、人體金屬放電模型(HMM)為系統級測試模型。系統級模型主要是研究一個成型的電子產品的ESD防護能力。一個質量好的電子產品，除了內部芯片需要有相應的ESD防護設計外，芯片外部還需要并聯相應ESD/EOS防護器件作一級防護，泄放初期電流，通常這種器件為瞬態電壓抑制器。

傳輸線脈沖模型(TLP)與快速傳輸線脈沖模型(VF-TLP)為器件級測試模型，主要研究ESD防護器件的性能。用于ESD防護的基本器件都需要進行TLP與VF-TLP測試來確定其ESD參數，評估其 ESD性能。

1.人體模型(HBM)

人體模型(HBM)主要是模擬人體與芯片接觸過程中導致芯片攜帶靜電的情況。人體在某種條件下攜帶了大量靜電荷，隨后與芯片接觸，人體所帶靜電荷轉移到芯片上，其中人體、芯片、地組成放電通路。下圖是人體與芯片接觸示意圖。

人體放電模型的等效電路如下圖所示，主要由放電電容、1.5KΩ電阻、寄生參數與DUT(待測器件)組成，其中 1.5KΩ是模擬人體的寄生電阻。如圖下圖所示，首先開關撥向B，電源向100pF電容充電，這是模擬人體通過摩擦接觸等情況使得自身攜帶靜電荷變成靜電源的過程。隨后開關撥向A，電容開始放電，這是模擬人體，芯片，地構成放電通路進行放電的過程。在HBM模型下，由于人體的寄生電阻較大，因此放電波形的上升沿較緩，大約為10ns，峰值電流一般小于5A。

美國靜電協會根據芯片在HBM情形下能夠承受靜電電壓的能力劃分了嚴格的ESD防護等級，如下表所示。一般合格的ESD防護設計需要使芯片的HBM等級達到4000V。

2.機器模型(MM)

機器模型與人體模型類似，不同的是機器模型是模仿金屬與芯片接觸形成放電通路的模型。下圖是金屬模型的等效電路圖，由于金屬是導體，寄生電阻很小，因此相較于HBM的等效電路圖，MM模型的等效電路圖中沒有了1.5KΩ的電阻。當開關撥向B時，模擬的是金屬或者機器在某種情況下攜帶靜電荷變成靜電源的過程。當開關撥向A時，金屬，芯片，地三者形成導電通路，靜電荷從外部金屬開始向芯片轉移。由于金屬的內阻很小，因此MM模式下，放電波形的上升時間很快，約為 6~8ns。MM模型下放電波形的持續時間與HBM模型下放電波形的持續時間相當，大約為100ns。峰值電流相比HBM模型明顯增大，可以達到5A。

與HBM模型一樣，美國靜電協會也根據芯片在MM情形下能夠承受靜電電壓的能力劃分了嚴格的ESD防護等級，如下表所示。一般芯片合格的ESD防護設計應該使芯片的MM等級為400V。值得一提的是，在同等條件下，MM的防護等級約為HBM的十分之一。

3.充電組件模型(CDM)

充電組件模型(CDM)，主要模擬的是封裝后的芯片在運輸過程中芯片接觸到其他物體或者感應出靜電荷，自身成為靜電源后，大量靜電荷通過IO管腳從芯片內部流出產生的靜電放電現象。該模型等效電路如下圖所示，與HBM和MM不同的是，該模型是芯片本身作為DUT進行放電。CDM模式下，放電回路總電阻很小，放電波形的上升時間極短，約為0.2ns。脈沖持續時間也很短，大概為HBM模式下的十分之一到二十分之一。由于放電回路的寄生電阻很小，放電波形的峰值電流很大，能達到10至20A。

與HBM、MM模型一樣，美國靜電協會也根據芯片在CDM情形下能夠承受靜電電壓的能力劃分了嚴格的ESD防護等級，如下表所示。CDM模型的放電波形雖然峰值電流很大，但是持續時間很短，因此波形的總能量并不大，沖擊力并沒有HBM與MM模型強。在工業生產中，一般要求芯片的CDM等級為500~100V。

4.人體金屬放電模型(HMM)與國際電子工業委員會標準(IEC)

HMM以及IEC均是系統級ESD模型，與之前討論過的芯片級模型不一樣，系統級ESD模型的測試對象主要是整個電子產品。

人體金屬模型主要模擬帶有靜電荷的人體通過金屬、機械等與芯片管腳相接觸，發生電荷轉移的ESD過程。HMM模型主要用來評價芯片在電子系統在ESD測試中的魯棒性。下圖是目前使用最多的HMM的等效電路圖。當開關撥向A時，模擬的是人體攜帶靜電荷成為靜電源的過程，圖中所示充電電容為150pF。當開關撥向B時，人體、金屬、芯片、地形成放電通路，圖中L1、C1、L2均為放電回路寄生參數。其放電波形的上升時間很短，大約為0.7ns，持續時間約為60ns。

IEC模型主要是使用電子槍對待測系統進行ESD放電測試。測試模式主要有兩種，分別為空氣放電與接觸放電。IEC模型的等效電路如下圖所示，該模型的放電波形的上升時間與HMM放電波形上升時間相當，約為0.7ns，放電波形的持續時間約為80ns，峰值電流約為20A。

5.傳輸線脈沖模型(TLP)與快速傳輸線脈沖模型(VF-TLP)

TLP(Transmission Line Pulse)與VF-TLP(Very Fast Transmission Line Pulse)測試技術是一種通過測量時域的電流電壓來研究集成電路和器件ESD特性的測試方法，屬于器件級的ESD測試方法。在TLP測試模式下，脈沖發生器產生一系列上升時間為10ns、下降時間為10ns、脈寬可調，幅值可調的離散電壓方波。其中脈寬的調節范圍為100ns~1000ns，不過在HBM模式下，脈寬一般設置為100ns，幅值的調節范圍為0~1000V。方波在傳輸線上產生入射波和反射波，將入射波與反射波疊加，得到待測器件關于時間的瞬態I-V曲線。分別取出整個測量周期中70%-90%時間段內的電壓值的平均值以及電流值的平均值作為TLP測試曲線的一個坐標點，如下圖所示。

TLP測試曲線中除了有脈沖方波下的I-V曲線，還有一條漏電流線，該曲線主要用來實時監控器件的漏電流。其繪制方法與I-V曲線一致，每當一個TLP脈沖點繪制完成后，轉換開關就會將電壓源從脈沖發生器切換至直流供電，同樣取一個周期內70%-90%的平均值繪制出來的點就是漏電坐標點，如下圖所示。

TLP脈沖發生器由長度為L的充電傳輸線TL1、開關S和高壓電源V0組成，其原理圖如下圖所示。其中高壓電源V0用來改變脈沖方波的幅度，TL1的長度決定TLP脈沖波的脈度。標準TLP的脈沖寬度為100ns。

VF-TLP與TLP原理大致相同，不同的是TLP的脈沖發生器產生的是上升沿10ns，脈寬100ns 的方波，用來模擬HBM模型。VF-TLP產生的是上升沿0.1ns，脈寬10ns的方波，用來模擬CDM模型。其原理圖如下圖所示。VF-TLP采用的是低損電纜線，用來降低寄生參數，圖中延遲線的作用是將入射波和反射波分開，方便算出電流。

                                                             ESD模型總結

HBM的放電波形持續時間較長，攜帶的能量很大，可以直接打穿MOS的柵氧端或者源漏端。因此由HBM模型引起的ESD失效主要為MOS管的源漏擊穿與柵氧擊穿。雖然CDM模型放電波形的峰值電流較大，但是持續時間短，因此CDM放電波形所攜帶的能量并沒有HBM模型那么大。由CDM模型引發的ESD失效點形狀就小很多，多為針孔狀的柵氧擊穿。ESD模型總結比較如下表所示。

免責聲明：本文采摘自“ e小白”，本文僅代表作者個人觀點，不代表薩科微及行業觀點，只為轉載與分享，支持保護知識產權，轉載請注明原出處及作者，如有侵權請聯系我們刪除。