一、3D 封裝將成為主要工藝

轉自：智東西

近日，中國臺灣工業技術研究院研究總監 Yang Rui 預測，臺積電將在芯片制造業再占主導地位五年，此后 3D 封裝將成為主要工藝挑戰。

過去十年各種計算工作負載飛速發展，而摩爾定律卻屢屢被傳將走到盡頭。面對更家多樣化的計算應用需求，為了將更多功能 " 塞 " 到同一顆芯片里，先進封裝技術成為持續優化芯片性能和成本的關鍵創新路徑。

臺積電、英特爾、三星均在加速 3D 封裝技術的部署。今年 8 月，這三大芯片制造巨頭均亮出，使得這一戰場愈發硝煙四起。

▲英特爾封裝技術路線圖

通過三大芯片制造巨頭的先進封裝布局，我們可以看到在接下來的一年，3D 封裝技術將是超越摩爾定律的重要殺手锏。

一、先進封裝：將更多功能塞進一顆芯片

此前芯片多采用 2D 平面封裝技術，但隨著異構計算應用需求的增加，能將不同尺寸、不同制程工藝、不同材料的芯片集成整合的 3D 封裝技術，已成為兼顧更高性能和更高靈活性的必要選擇。

從[敏感詞] 3D 封裝技術落地進展來看，英特爾 Lakefield 采用 3D 封裝技術 Foveros，臺積電的 3D 封裝技術 SoIC 按原計劃將在 2021 年量產，三星的 3D 封裝技術已應用于 7nm EUV 芯片。

為什么要邁向先進封裝技術？主要原因有二點，一是迄今處理器的大多數性能限制來自內存帶寬，二是生產率提高。

一方面，存儲帶寬的開發速度遠遠低于處理器邏輯電路的速度，因此存在 " 內存墻 " 的問題。

在傳統 PCB 封裝中，走線密度和信號傳輸速率難以提升，因而內存帶寬緩慢增長。而先進封裝的走線密度短，信號傳輸速率有很大的提升空間，同時能大大提高互連密度，因而先進封裝技術成為解決內存墻問題的主要方法之一。

另一方面，高性能處理器的體系架構越來越復雜，晶體管的數量也在增加，但先進的半導體工藝仍然很昂貴，并且生產率也不令人滿意。

在半導體制造中，芯片面積越小，往往成品率越高。為了降低使用先進半導體技術的成本并提高良率，一種有效的方法是將大芯片切分成多個小芯片，然后使用先進的封裝技術將它們連接在一起。

在這一背景下，以臺積電、英特爾、三星為代表的三大芯片巨頭正積極探索 3D 封裝技術及其他先進封裝技術。

二、臺積電的3D封裝組合拳

今年 8 月底，臺積電推出 3DFabric 整合技術平臺，旨在加快系統級方案的創新速度，并縮短上市時間。

臺積電 3DFabric 可將各種邏輯、存儲器件或專用芯片與 SoC 集成在一起，為高性能計算機、智能手機、IoT 邊緣設備等應用提供更小尺寸的芯片，并且可通過將高密度互連芯片集成到封裝模塊中，從而提高帶寬、延遲和電源效率。

3DFabric 由臺積電前端和后端封裝技術組成。

前端 3D IC 技術為臺積電 SoIC 技術，于 2018 年首次對外公布，支持 CoW（Chip on Wafer）和 WoW（Wafer on Wafer）兩種鍵合方式。

▲ a 為芯片分割前的 SoC；b、c、d 為臺積電 SoIC 服務平臺支持的多種分區小芯片和重新集成方案

通過采用硅穿孔（TSV）技術，臺積電 SoIC 技術可達到無凸起的鍵合結構， 從而可將不同尺寸、制程、材料的小芯片重新集成到一個類似 SoC 的集成芯片中，使最終的集成芯片面積更小，并且系統性能優于原來的 SoC。

臺積電后端技術包括 CoWoS（Chip on Wafer on Substrate）和 InFO（Integrated Fan-out）系列封裝技術，已經廣泛落地。例如今年全球 TOP 500 超算榜排名[敏感詞]的日本超算 " 富岳 " 所搭載的 Fujitsu A64FX 處理器采用了臺積電 CoWoS 封裝技術，蘋果手機芯片采用了臺積電 InFO 封裝技術。

此外，臺積電擁有多個專門的后端晶圓廠，負責組裝和測試包括 3D 堆疊芯片在內的硅芯片，將其加工成封裝后的設備。

這帶來的一大好處是，客戶可以在模擬 IO、射頻等不經常更改、擴展性不大的模塊上采用更成熟、更低成本的半導體技術，在核心邏輯設計上采用[敏感詞]的半導體技術，既節約了成本，又縮短了新產品的上市時間。

臺積電 3DFabric 將先進的邏輯、高速存儲器件集成到封裝模塊中。在給定的帶寬下，高帶寬內存（HBM）較寬的接口使其能以較低的時鐘速度運行，從而減少功耗。

如果以數據中心規模來看，這些邏輯和 HBM 器件節省的成本十分可觀。

三、英特爾用"分解設計"策略打出差異化優勢

和臺積電相似，英特爾也早已在封裝領域布局了多種維度的先進封裝技術。

在 8 月 13 日的 2020 年英特爾架構日上，英特爾發布一個全新的混合結合（Integrated Fan-out）技術，使用這一技術的測試芯片已在 2020 年第二季度流片。

相比當前大多數封裝技術所使用的熱壓結合（Thermocompression bonding）技術，混合結合技術可將凸點間距降到 10 微米以下，提供更高互連密度、更高帶寬和更低功率。

▲英特爾混合結合技術

此前英特爾已推出標準封裝、2.5D 嵌入式多互連橋（EMIB）技術、3D 封裝 Foveros 技術、將 EMIB 與 Foveros 相結合的 Co-EMIB 技術、全方位互連（ODI）技術和多模 I/O（MDIO）技術等，這些封裝互連技術相互疊加后，能帶來更大的可擴展性和靈活性。

據英特爾研究院院長宋繼強介紹：" 封裝技術的發展就像我們蓋房子，一開始蓋的是茅廬單間，然后蓋成四合院，最后到高樓大廈。以 Foveros 3D 來說，它所實現的就是在建高樓的時候，能夠讓線路以低功率同時高速率地進行傳輸。"

他認為，英特爾在封裝技術的優勢在于，可以更早地知道未來這個房子會怎么搭，也就是說可以更好地對未來芯片進行設計。

面向未來的異構計算趨勢，英特爾推出 " 分解設計（Digression design）" 策略，結合新的設計方法和先進的封裝技術，將關鍵的架構組件拆分為仍在統一封裝中單獨晶片。

也就是說，將原先整個 SoC 芯片 " 化整為零 "，先做成如 CPU、GPU、I/O 等幾個大部分，再將 SoC 的細粒度進一步提升，將以前按照功能性來組合的思路，轉變為按晶片 IP 來進行組合。

這種思路的好處是，不僅能提升芯片設計效率、減少產品化的時間，而且能有效減少此前復雜設計所帶來的 Bug 數量。

" 原來一定要放到一個晶片上做的方案，現在可以轉換成多晶片來做。另外，不僅可以利用英特爾的多節點制程工藝，也可以利用合作伙伴的工藝。" 宋繼強解釋。

這些分解開的小部件整合起來之后，速度快、帶寬足，同時還能實現低功耗，有很大的靈活性，將成為英特爾的一大差異性優勢。

四、三星首秀3D封裝技術，可用于7nm工藝

除了臺積電和英特爾外，三星也在加速其 3D 封裝技術的部署。

8 月 13 日，三星也公布了其 3D 封裝技術為 "eXtended-Cube"，簡稱 "X-Cube"，通過 TSV 進行互連，已能用于 7nm 乃至 5nm 工藝。

據三星介紹，目前其 X-Cube 測試芯片可以做到將 SRAM 層堆疊在邏輯層上，可將 SRAM 與邏輯部分分離，從而能騰出更多空間來堆棧更多內存。

▲三星 X-Cube 測試芯片架構

此外，TSV 技術能大幅縮短裸片間的信號距離，提高數據傳輸速度和降低功耗。

三星稱，該 3D 封裝技術在速度和功效方面實現了重大飛躍，將幫助滿足5G、AI、AR、VR、HPC、移動和可穿戴設備等前沿應用領域的嚴格性能要求。

結語：三大芯片巨頭強攻先進封裝

可以看到，在 2020 年，圍繞 3D 封裝技術的戰火繼續升級，臺積電、英特爾、三星這三大先進芯片制造商紛紛加碼，探索更廣闊的芯片創新空間。

盡管這些技術方法的核心細節有所不同，但殊途同歸，都是為了持續提升芯片密度、實現更為復雜和靈活的系統級芯片，以滿足客戶日益豐富的應用需求。

而隨著制程工藝逼近極限，以及應用需求的持續多元化，未來芯片制造商除了要解決散熱等技術挑戰外，還有望推進來自不同廠商的先進封裝技術的融合。

 
     

二、芯片巨頭決戰先進封裝

轉自：半導體行業觀察

以《戰略緒論》一書聞名的近代法國戰略大師薄富爾曾說：「戰略的要義是『預防』而非『治療』，『未來和準備』比『現在和執行』更重要。」半導體業界亦同，當摩爾定律所預言的制程微縮曲線開始鈍化，將不同制程性質的芯片，透過多芯片封裝包在一起，以最短的時程推出符合市場需求的產品，就成為重要性持續水漲船高的技術顯學。  
  而這些先進芯片封裝也成為超級電腦和人工智能的必備[敏感詞]。別的不提，光論nVidia 和AMD 的高效能運算專用GPU、Google 第二代TPU、無數「人工智能芯片」，就處處可見HBM 記憶體的存在。  
   
  畢竟天底下沒有面面俱到的半導體制程，觀察到先進制程晶圓廠每隔4 年成本倍增的「摩爾第二定律」，也突顯了電晶體單位成本越來越高的殘酷現實。AMD 處理器從7 納米制程開始全面性「Chiplet 化」，將7 納米制程的CPU 核心和12 納米制程的I/O 記憶體控制器分而治之，實乃不得不然。  
 
   

發展方興未艾的先進封裝技術

也因此，無論臺積電還是英特爾，無不拼命加碼，相關產品也如雨后春筍一個個冒出頭來，而AMD 更在未來產品計畫，大剌剌寫著「融合2.5D 與3D 的X3D 封裝」（雖然大概也是直接沿用臺積電的現有技術），以達成超過時下產品十倍的記憶體頻寬密度。  
   
  稍微替各位復習一下什么是「2.5D」封裝，臺積電擁有超過60 個實際導入案例的CoWos（Chip-on-Wafer-on-Substrate）算是這領域最為知名的技術，包含近期奪下超級電腦Top500 榜首的Fujitsu A64FX。英特爾用自家EMIB（Embedded Multi-Die Interconnect Bridge）將Kaby Lake 處理器與AMD Vega 繪圖核心「送作堆」的Kaby Lake-G，也曾是轟動一時的熱門話題。  
   
 
  有別于「2D」的SiP（System-in-Package），2.5D 封裝在SiP 基板和芯片之間，[敏感詞]了矽中介層（Silicon Interposer），透過矽穿孔（TSV，Through-Silicon Via）連接上下的金屬層，克服SiP 基板（像多層走線印刷電路板）難以實做高密度布線而限制芯片數量的困難。  
 
   
 
  「疊疊樂」的3D 封裝就不難理解了，臺積電就靠著可減少30% 的封裝厚度InFO（Integrated Fan-Out），在iPhone 7 的A10 處理器訂單爭奪戰擊敗三星，終結了消費者購買iPhone 6S 還得擔心拿到三星版A9 的尷尬處境（筆者不幸曾是受害者之一）。但3D 封裝的散熱手段與熱量管理，也是明擺在半導體產業界的艱巨挑戰。  
 
   
 
  英特爾相對應的3D 封裝技術則為Foveros。最近正式發表、代號Lakefield 的「混合式x86 架構處理器」，堆疊了「1 大4 小核心」的10 納米制程（代號P1274）運算芯片、22 納米制程（代號P1222）系統I/O 芯片和PoP（Package-on-Package）封裝的記憶體，待機耗電量僅2mW。  
 
   
 
  英特爾2019 年7 月公布的Co-EMIB，用2.5D 的EMIB 連接多個3D 的Foveros 封裝，「整合成具備更多功能」的單一芯片。為EMIB 概念延伸的ODI（Omni-Directional Interconnect）則用來填補EMIB 與Foveros 之間的鴻溝，為封裝內眾多裸晶連接提供更高靈活性，細節在此不論。  
 
   
 
  連接封裝內多顆裸晶之間的匯流排也是不可或缺的技術。  
  英特爾在2017 年將EMIB 連接裸晶的「矽橋」（Silicon Bridge）正式命名為「先進介面匯流排」（AIB，Advanced Interface Bus）并公開免費授權，2018 年將AIB 捐贈給美國[敏感詞]先進研究計劃署（DARPA），當作免專利費的裸晶互連標準，MDIO（Multi-Die I/O）則是AIB 的下一代。臺積電相對應技術則為LIPINCON（Low-voltage-INPackage-INterCONnect），規格與英特爾互有長短。  
 
   

超級電腦用的系統單芯片并非IBM 和Fujitsu 的專利

長期關心ARM 指令集相容處理器與超級電腦的讀者，想必對先前采用Fujitsu A64FX 處理器打造的日本理化學研究所的「富岳」并不陌生。這顆臺積電7 納米制程并CoWoS 2.5D 封裝4 顆8GB HBM2 記憶體的產物，堪稱當代[敏感詞]代表性的「超級電腦專用系統單芯片」，讓人不得不想起十幾年前的IBM BlueGene /L。  
 
   
  曾在21 世紀初期靠著「地球模擬器」（Earth Simulator）獨領風騷兩年多的NEC，其SX 向量處理器的[敏感詞]成員SX-Aurora TSUBASA，也是臺積電16 納米制程、2.5D 封裝6 顆8GB HBM2 記憶體的超級電腦心臟。  
 
   
 
  而英特爾的Xeon Phi 系列更是知名代表，透過2.5D 封裝包了8 顆2GB MCDRAM（Multi-Channel DRAM），可設定為快取記憶體、主記憶體或混合兩者之用。雖然Xeon Phi 家族兩年前慘遭腰斬，中斷自從Larrabee 以來的「超級多核心x86」路線，英特爾決定整個砍掉重練，一步一腳印重頭打造「傳統GPU」當作未來高效能運算與人工智能應用的基礎，但異質多芯片封裝的重要性仍不減反增，最起碼被英特爾從AMD 挖角、主導GPU 發展的Raja Koduri，自己是這樣講的，也沒什么懷疑的空間。  
 
   
  不過AMD 也并未缺席，并看似有后來居上的氣勢，而且這并非突發奇想，早在2010 年之前，就開始進行長期研究，至今超過十年，并「很有可能」以EHP（Exascale Heterogenous Processor）之名開花結果，融合2.5D 與3D 封裝的X3D 則是達成EHP 的關鍵。  
 
   
 
  Exa 意指Peta 的1 千倍，也是近年來超級電腦的下一個競爭指標，像預定采用AMD Zen 2 世代EPYC 處理器的美國國家核能安全管理局El Capitan 超級電腦，理論運算效能就超過2ExaFlops。  
 
   
  AMD 自從2007 年購并ATI 之后，整合處理器與繪圖核心的APU 之路，一直走得相當掙扎，遲遲難以找到適合的產品規格與市場定位，不是CPU 不夠好、GPU 不夠強、就是兩者都不上不下，到了Zen 2 世代才算脫胎換骨。  
  這些年來，AMD 在超級電腦市場逐漸邊緣化，今年6 月的Top500 只剩下10 臺AMD CPU 和一臺AMD GPU，更需要強力的新兵器，才能「突破英特爾和nVidia 的封鎖」。身為「超級電腦APU」的EHP 就成為AMD 默默進行的新方向。  
   
  以加拿大ATI身分在2010年申請「藉由假矽穿孔替3D封裝進行導熱」（Dummy TSV To Improve Process Uniformity and Heat Dissipation）專利為起點，AMD一路累積了「記憶體運算的快取資料一致性」 （2016年）、「3D晶粒堆疊的熱量管理」（2017年）、「擁有[敏感詞]頻寬與可延展性能耗比的GPU架構」（2017年）、「記憶體內運算的陣列」（2018年） 、「回圈脫離預測（2018年）以改善閑置模式的效率」到「混合CPU與GPU的動態記憶體管理」（2018年）等成果，確定了AMD在2015年的財務分析師大會透露的「伺服器專用APU」與當年7月IEEE Micro發表的「藉由異質運算實現百億億級運算」（Achieving Exascale Capabilities through Heterogeneous Computing）計畫并不是玩假的，更何況現在AMD當家作主的還是一位以務實聞名的全球薪酬[敏感詞]女性執行長。  
   
  根據已公開的資料，EHP 概略規格如下，但后面勢必將隨著技術演進而有更動：  
 

• 32 個CPU 核心（當時是8 顆4 核心CCD）。

  
  

• 8 顆32 個GPU CU，總計256 CU 與16,384 個串流處理器（那時預定是GCN 第五代的Vega，看來將會推進到CDNA）。

  
  

• 8 塊4GB HBM2 記憶體堆疊。

  
  

• 時脈1GHz 時，雙倍浮點精確度理論效能為16TeraFlops，如十萬顆組成超級電腦，就是1.6ExaFlops，預估耗電量為20MW。

  
  

• AMD 在2015 年7 月IEEE Micro 專文，表示32 個CPU 核心、320 個時脈1GHz 的GPU CU（20,480 個串流處理器）、3TB/s 記憶體頻寬、160W 功耗，是能耗比[敏感詞]的組態，總之實際的產品一定會變。

  
  

• EHP 和X3D 的技術資產會「推己及人」到Zen 3 世代EPYC 處理器「Milan」的可怕傳言（像10 顆CCD 湊80 核心或塞HBM2 當L4 之類的），一直沒有停過。

  
  

   
 
  EHP 也有配置芯片封裝以外的外部記憶體，像斷電后資料不會消失的NVRAM（Non-Volatile RAM，如英特爾／Micro 的3D Xpoint 和發展中SST-MRAM 等）和「記憶體內運算」的PIM （Processing-In-Memory，記憶體內建位元運算電路），相關的動態記憶體管理與快取資料一致性，也是AMD 需要克服的技術門檻，至于軟體環境的完備性，更將是AMD 能否追上nVidia 的最核心因素。  
           

同場加映：nVidia 也沒吃飽閑著

近來因「光明的未來前瞻性」而讓公司市值一舉超越英特爾的nVidia，在高效能運算、人工智能與自駕車等領域的優勢地位幾乎是牢不可破。除了帳面硬體規格，發展了十多年的CUDA 應用環境生態、遠遠超越英特爾和AMD 的GPU 虛擬化（這讓客戶使用AMD GPU 部署云端個人電腦的效益會明顯不如nVidia，云端服務業者的虛擬GPU 亦同，比較一下可負荷用戶端數量，就知道差別有多大了）和更多「不足外人道也」之處，才是支撐nVidia 股價的真正根基。  
  將話題拉回多芯片封裝這件事，就算不論以「訓練」為主的高階GPU，nVidia 連「推論」用的芯片研究案都走向「多芯片封裝延展性」。  
   
  但各位有沒有想過一個更有趣的可能性：既然nVidia 高階GPU 都這么大顆，干么不干脆「順便」包一顆高效能的ARM（或RISC-V）指令集相容處理器，不再是英特爾、AMD 處理器的「附屬品」，讓GPU 變身成「可自行開機的超級電腦系統單芯片」？  
  事實上，nVidia GPU 內本來就有內建好幾顆簡稱為Falcon（Fast Logic Controller）的微控制器，用來輔助GPU 運算處理，像支援影像圖形解碼到安全性機制，或減輕CPU 執行驅動程式的負擔，如以前因為Windows 作業系統的延遲程序呼叫（DPC，Deferred Procedure Call）會逾時而不能進行的排程等。  
  2016 年，nVidia 先采用柏克萊大學的開源RISC-V 指令集相容處理器Rocket，開發出[敏感詞]代Falcon 微控制器，2017 年第二代產品擴展到64 位元，并自行新增自定義的新指令。前述由27 顆封裝而成的RC18 推論芯片，也是RISC-V 核心，每秒可執行128 兆次推論，功耗僅13.5W。  
  那么未來，假如nVidia 將「更多的工作」搬到GPU 內的RISC-V 核心，特別是驅動程式涉及大量GPU 底層機密資訊的「下面那一層」丟過去，或經由GPU 虛擬化掩蓋起來，又會發生什么事？這件牽扯到另一個少人知悉的潛在需求了：來自官方的開源驅動程式。  
           

弦外之音：GPU 驅動程式開源的沖擊

  臺面上看不到或少人著墨的議題，舉足輕重的程度往往遠超乎看熱鬧外行人的想像。  
  無論超級電腦還是人工智能（尤其是人命關天的自動駕駛），基于安全性考量，芯片廠商的客戶或多或少都希望檢視所有程式碼，理所當然包含驅動程式，這就是GPU 驅動程式開源之所以如此重要的主因。但偏偏這又是暗藏大量商業機密的黑盒子，要如何滿足客戶需求又不讓機密外泄，大方釋出「官方開源驅動程式」，就是nVidia、AMD 甚至即將「GPU 戰線復歸」的英特爾，已經面對很久的機會與挑戰。  
 

技術的發展跟著應用的需求走，這恐怕也將會注定AMD 靠著「超級電腦APU」反攻高效能運算市場的企圖能否悲愿成就的鎖鑰。

免責聲明：本文轉載自“濾波器”，本文僅代表作者個人觀點，不代表薩科微及行業觀點，只為轉載與分享，支持保護知識產權，轉載請注明原出處及作者，如有侵權請聯系我們刪除。

公司電話：+86-0755-83044319
傳真/FAX：+86-0755-83975897
郵箱：1615456225@qq.com
QQ：3518641314 李經理  

QQ：332496225   丘經理

地址：深圳市龍華新區民治大道1079號展滔科技大廈C座809室