說到芯片領域的動態，最近一個月內，先是英特爾在4月宣布其[敏感詞]款采用Chiplet設計的大眾SoC“Meteor Lake” 完成通電測試。不過一個月以后，AMD公布其正在計劃加快CPU及GPU規格迭代，將全面導入Chiplet設計，以提高核心數量及運算速度，此外，其新一代5nm Zen 4架構將采用Chiplet設計。這一波超異構、Chiplet浪潮的掀起，不僅將對英特爾和AMD產生深遠的影響，還沖擊了整個半導體行業。

芯片苦于制程久矣。近日，臺積電宣布開發1.4納米工藝，晶體管尺寸逼近字面意義上的物理極限。不斷燒錢死磕制程的路線難以為繼，已成了行業公認的事實，原因有三：[敏感詞]，性能極限：通過先進制程微縮對芯片性能的提升覆蓋面有限；第二，技術極限：納米級的晶體管集成度和精細化程度非常高，引發了短溝道效應和量子隧穿難題；當然，還有最核心成本極限：

Chiplet Meets The Real World -- Benefits and Limits of Chiplet Designs ” (Source:AMD)

FinFET時代玩家僅剩英特爾、臺積電、三星（Source: Yole Développement)

邏輯芯片：人類芯片科技的皇冠，制作工藝復雜，如CPU、GPU、AI、MCU。受益于先進制程技術的進步，邏輯芯片依然沿著摩爾定律向前演進，現在已經5nm產線已經量產，3nm已排上日程。

存儲芯片：與邏輯芯片相比，內部結構相對簡單，主要分為DRAM、NAND Flash、NORFlash三類。以DRAM為例，當制程到了18/16nm以下，繼續縮減尺寸已不再具備成本和性能方面的優勢。

Limited and Divergent Scale Factors(Source: AMD)

要了解超異構，首先要理解什么是異構。從字面意思來看，異構就是同構的反義詞，即“不同的架構或者結構”。用核酸測試舉例，十個大白同去一個街道給居民們測核酸，計劃每人負責十分之一的居民，這就是同構。但是在執行過程中，大白發現，居民們的情況不同，有些樓棟有陽性患者，需要上門檢測；有些居民不積極，需要多次催促；有些居民腿腳不便，需要專人攙扶；此外，還有核酸碼掃描、登記，發放抗原試劑等工作。于是，大白們根據實際需求重新劃分了工作職責，進行人員的安排和工作的優先級劃分，如陽性樓棟最后采樣，從而[敏感詞]限度地提高工作效率，這就是異構。

而“超異構計算”，則在于超過了異構計算的瓶頸，它可以把很多現有的、不同節點上已經驗證過的晶片集成在一個封裝里（經過協調，大白和來自其他地區的民警、居委會人員、甚至外省支援的人員，共同應對情況復雜的街道）。超異構計算在傳統的異構計算基礎上，通過更強大的模塊化Chiplet能力，封裝互連能力和軟件能力，將越來越復雜的系統整合成了宏系統芯片MSOC（Macro-System on Chip）。

如今，基于超異構計算的架構創新正在成為芯片巨頭們的未來驅動力。通過一連串的收購和自研行為，全球三大處理器頭部廠商都在向CPU+GPU+FPGA/NPU的方向靠攏，構建超異構計算體系。

NVIDIA擬收購 Arm，其目的在于增強其服務器CPU能力，雖然最終未能收購成功，NVIDIA仍獲得了未來10年Arm開發授權。

在“超異構”的三大核心能力中，被通俗地解釋為 “樂高積木” 的Chiplet技術，被視為“超異構”的關鍵驅動力。這正是AMD在新一代5nm Zen 4架構中采用，并與臺積電聯合研發的用于CPU封裝的技術。與傳統芯片設計方式相比，Chiplet具有迭代周期快，成本低，良率高等一系列優勢：

Intel Ponte Vecchio Suspended